2012年，选用TSV（硅通孔）的三维封装技能继2011年之后再次成为半导体封装业界备受重视的焦点。

　　1月，JEDEC固态技能协会（JEDEC Solid State Technology Association）发布了以TSV为条件的移动DRAM新标准“JESD229 Wide I/O Single Data Rate”（SDR）。根据TSV的三维封装作为能以低功耗及大带宽衔接智能手机及平板电脑用SoC（使用处理器）和DRAM的技能而备受等待。往后，假如供货量很大的便携终端可以选用根据TSV的三维封装技能，就有望加速TSV的低成本化脚步。

　　在2月举办的“ISSCC 2012”上，美国IBM公司介绍了经过选用根据TSV的三维封装技能，来层叠衔接高性能微处理器和缓存的案例。虽然许多情况下都会在微处理器上层叠存储器，但在高性能用处方面，如何为微处理器散热是一大课题。因而，IBM选用了在存储器上层叠微处理器的结构。并且IBM还在开发经过进步层叠芯片之间的密封树脂的导热率，来进步散热性的技能。

　　在4月举办的半导体封装技能国际会议“ICEP-IAAC 2012”上，三维封装技能相同成为了一项重要议题。现在，在三维封装技能的事务化方面，最佳供应链形式尚不清晰，后工序代工厂商（OSAT）台湾日月光集团提出了多种事务形式，称“我们都在探究最佳解决方法”。

　　而国际第一大代工企业台积电公司（TSMC）则提出了从晶圆制作到封装拼装悉数由台积电一家公司担任的总承揽形式。经过选用名为“CoWoS（Chip on Wafer on Substrate）”的自主制作技能，可进步拼装时的成品率。

　　不过，这种总承揽形式是否会成为往后三维封装技能的干流，现在尚不清晰。台积电的竞争对手——美国GLOBALFOUNDRIES公司现在并未大力推介总承揽形式，而是十分重视与OSAT等的协作。

　　关于使用TSV硅转接板的2.5维封装技能，以高端FPGA为主的量产化正在不断推动之中。继28nm工艺之后，20nm以上工艺也与微细化相同被定坐落完成大规模化、高集成化的核心技能。

　　在“摩尔规律”正在挨近极限的局势下，估量根据TSV的三维封装技能会对往后推动芯片的高性能化、低功耗化起到愈加重要的效果。（日经技能在线！ 供稿）